تحلیل و طراحی یک تمام جمع کننده بهبود یافته

تحلیل و طراحی یک تمام جمع کننده بهبود یافته
نوع فایل: word (قابل ویرایش)
تعداد صفحات : 78 صفحه

چکیده:
افزایش تقاضا برای سیستم های قابل حمل، منجر به توجه ویژه صنعت الکترونیک به مصرف توان به عنوان معیاری مهم شده است. جمع کننده ها از عناصر مهم در بسیاری از سیستم های دیجیتال هستند. به همین سبب جمع کننده های گوناگون دیجیتال در عصر کنونی مطرح شده اند که هر یک دارای مزایا و معایب مشخصی هستند. در این پایان نامه، یک ساختار برای تمام جمع کننده های پویا ارائه شده است. این ساختار توسط تکنیک NP-CMOS و دومینو و اصول منطق پویا طراحی شده است. ساختار ارائه شده در عین حال که دارای مصرف توان قابل قبولی می باشد، سرعت عملکرد مناسبی نیز دارد. به منظور مقایسه، این مدار از بین منابع متعدد موجود در زمینه طراحی مدار های تمام جمع کننده، با توجه به تعداد مراجعات در مقالات دیگر انتخاب شده و از نظر توان مصرفی، تاخیر وPDP با یکدیگر مقایسه شده اند. شبیه سازی مدارات موجود در این پایان نامه همگی در شرایط یکسان توسط نرم افزار HSPICE، با فناوری ۱۸۰ نانومتر صورت گرفته است. نتایج شبیه سازی، برتری جمع کننده های پیشنهادی را نسبت به دیگر مدل ها نشان می دهد.
واژه های کلیدی : تمام جمع کننده، PDP، منطق دومینو، منطق NP CMOS، منطق پویا




فهرست مطالب
عنوان صفحه
چکیده 1
فصل اول مقدمه 2
۱–1- مقدمه: 3
۱-۲- بیان مسئله 5
فصل دوم جمع کننده دیجیتال 7
۲-۱- مقدمه: 8
۲-۲- اهمیت جمع کننده: 8
۲-۳- ساختار جمع کننده دیجیتال: 8
۲-۳-۱- جمع کننده 9
۲-۳-۱-۱- نیم جمع کننده 9
۲-۳-۱-۲- تمام جمع کننده: 10
۲-۳-۲- جمع کننده دودویی: 12
۲-۳-۳- انتشار رقم نقلی: 13
۲-۴- پارامتر های طراحی: 14
۲-۴-۱- توان مصرفی 14
۲-۴-۱-۲- توان دینامیکی : 14
۲-۴-۱-۳- جریان ناشی از مسیر مستقیم هنگام تغییر وضعیت ترانزیستورها: 15
۲-۴-۱-۳- توان استاتیکی : 15
۲-۴-۲- تاخیر انتشار 15
۲-۴-۳- PDP 16
فصل سوم روش های مطرح در طراحی تمام جمع کننده های دیجیتال 17
۳-۱- مقدمه: 18
۳-۲- منطق پویا و ایستا 18
۳-۲-۱- منطق CMOS پویا، منطق پیش شارژ-ارزیابی 20
۳-۲-۱-۱- مدار پویای چند طبقه 22
۳-۲-۲- منطق دومینو CMOS 23
۳-۲-۲-۱- سیکل زمانی منطق دومینو 26
۳-۲-۲-۲- اشتراک بار 28
۳-۲-۳- منطق CMOS NORA(NP-CMOS)(منطق دومینوNP) 33
۳-۳- بررسی تعدادی از مدارهای تمام جمع کننده تک بیتی 36
۳-۳-۱- مدارات مطرح تمام جمع کننده تک بیتی پویا: 36
۳-۳-۱-۱- مدار تمام جمع کننده تک بیتی ۱۷ ترانزیستوری NP 37
۳-۳-۱-۲- مدار تمام جمع کننده تک بیتی ۱۶ ترانزیستوری 38
۳-۳-۱-۳- مدار تمام جمع کننده تک بیتی ۱۶ ترانزیستوری PN 39
۳-۳-۱-۴- مدار تمام جمع کننده تک بیتی ۱۸ ترانزیستوری 40
۳-۳-۱-۵- مدار تمام جمع کننده تک بیتی ۱۵ ترانزیستوری 41
۳-۳-۲- مدارات مطرح تمام جمع کننده تک بیتی ایستا: 42
۳-۳-۲-۱- مدار تمام جمع کننده C-CMOS 42
۳-۳-۲-۲- تمام جمع کننده TGA: 43
۳-۳-۲-۳- تمام جمع کننده TFA: 44
۳-۳-۲-۴- تمام جمع کنندهCLP: 45
فصل چهارم روش پیشنهادی 46
۴-۱- مقدمه 47
۴-۲- روش های بهبود مدار تمام جمع کننده 47
۴-۲-۱- استفاده از منطق پویا 47
۴-۲-۲- استفاده از مزایای اشتراک بار 48
۴-۲-۳- استفاده از مزایای دیگر به منظور بهبود 49
۴-۲-۴- ساختار تمام جمع کننده تک بیتی بهبود یافته 50
۴-۲-۴-۱ تحلیل ساختار 50
۴-۳- مدارات تمام جمع کننده پیشنهادی 52
۴-۳-۱- مدار تمام جمع کننده پیشنهادی اول 52
۴-۳-۲- مدار تمام جمع کننده پیشنهادی دوم 53
۴-۳-۳- مدار تمام جمع کننده پیشنهادی سوم 53
۴-۴- شبیه سازی 54
۴-۴-۱- نتایج شبیه سازی 54
۴-۴-۱-۱-ارائه و مقایسه شکل موج های ورودی و خروجی 55
۴-۴-۱-۲- مقایسه توان 61
۴-۴-۱-۳- مقایسه تاخیر 62
۴-۴-۱-۴- مقایسه PDP 63
فصل پنچم نتیجه گیری 64
۵-۱- نتیجه گیری: 65
فهرست مراجع 66